ECTS
6 crédits
Crédits ECTS Echange
6.0
Composante
Département de la licence sciences et technologies (DLST)
Période de l'année
Printemps (janv. à avril/mai)
Description
Programme :
- Architecture des composants en logique cablée (principalement FPGA)
- Langage VHDL pour la synthèse et la simulation
- Machines à états, structures et applications
Mise en œuvre :
- Travaux pratiques : Développement et analyse de quelques structures élémentaires en VHDL, validation en simulation et implémentation sur FPGA
Heures d'enseignement
- TDTD40h
Période
Semestre 4