Conception logique / Digital design

Diplômes intégrant cet élément pédagogique :

Descriptif

Conception logique (mis en commun Master NENT) / Digital design (joint with Master NENT)

1ère partie (CL1) : L'objectif de cette première partie de cours, outre son aspect introductif à  la conception de circuits numériques, est de comprendre, optimiser et concevoir, à  partir du fonctionnement du transistor MOS, les éléments logiques de base.

2ième partie (CL2) : L'objectif de la deuxième partie de cours est de concevoir des systèmes plus gros à  partir des éléments de base vue dans la première partie. Les méthodes et algorithmes de base des outils de synthèse automatique sont présentés

Savoir concevoir des circuits numériques étant donnés une spécification de fonctionnalité et un ensemble de composants de base

 

First part (CL1): digital system design based on MOS transistors, basic cells

Second part (CL2): Method and tools used in system design, base of the Computer-Aided-Design tools (logic synthesis, High level synthesis, Data-path-FSM architecture)

 

CL1 :

- Le transistor CMOS
- L'inverseur
- Les fonctions logiques de base
- Optimisations des portes logiques

CL2 :

- Rappel d'algèbre de bool
- Optimisation et factorisation des fonctions logiques (algorithme de Quine - Mc Kluskey)
- Architecture des FPGA
- Synthèse logique
- Décomposition d'un circuit en PC-PO
- Synthèse de la PC
- Synthèse d'architecture

 

CL1 :

- The CMOS transistor
- CMOS inverter
- Basic CMOS gates
- Optimizations of CMOS gates

CL2 :

- Bool functions and basics
- Optimization et factorization of boolean functions (Quine - Mc Kluskey method)
- FPGA architecture
- Logic synthesis
- Data-path and control parts of a chip
- Control part synthesis
- High level synthesis

Pré-requis

Cours d'électronique numérique et analogique de base, fonctionnement des transistors, fonctions électroniques

 

Basics in digital and analog electronics, basics in diods and transistors

Bibliographie

• The Synthesis Approach to Digital System Design
P. Michel, U. Lauther, P. Duzy (éditeurs), Kluwer Academic Publishers, 1992
ISBN : 0-7923-9199-3

•    Behavioral Synthesis and Component Reuse with VHDL
A.    A. Jerraya, H. Ding, P. Kission, M. Rahmouni, Kluwer Academic Publishers, 1997
ISBN : 0-7923-9827-0

•    Conception Logique et Physique des Systèmes Monopuces
Sous la direction d’A. A. Jerraya, Hermes, 2002 (in French)
ISBN : 2-7462-0434-7

•    Conception de Haut Niveau des Systèmes Monopuces
Sous la direction d’A. A. Jerraya, Hermes, 2002 (in French)
ISBN : 2-7462-0433-9

•    Algorithms for VLSI Design Automation
S. Gerez, Wiley, 1999
ISBN : 0-471-98489-2

•    Architectures Logicielles et Matérielles
P. Amblard, J.C. Fernandez, F. Lagnier, F. Maraninchi, P. Sicard, P. Waille, Dunod, 2000 (in French)
ISBN : 2-10-004893-7

Informations complémentaires

Lieu(x) : Grenoble - Saint-Martin d'Hères
Langue(s) : Francais